

# 電力変換回路におけるスイッチングノイズ源のモデル化に向けた考察

大阪大学大学院工学研究科  
電気電子情報工学専攻  
舟木研究室

井 淵 貴 章

## 1. はじめに

省エネルギー化、CO<sub>2</sub> 排出削減、再生可能エネルギーの利用のためには、IGBT や MOSFET といった高耐圧・大電流容量のパワー半導体デバイスのスイッチング動作を用いて高効率の電力変換を行うパワーエレクトロニクス技術が必要とされている。近年では、機器の小型化や高機能化のために、高速かつ高周波数でのスイッチング動作が求められている。高電圧、大電流を扱うパワーエレクトロニクス機器において、スイッチング周波数を高くするために電流・電圧の時間変化を急峻にすると、回路や素子の構造上存在する寄生成分の影響によりスイッチングノイズが発生し、設計者の意図しない機器の破壊や不要な EMI (Electro-Magnetic Interference: 電磁干渉) ノイズの放射を招く<sup>[1-2]</sup>。さらに、このようなノイズ成分が配線などを伝搬して空中に放射されることで、他の周辺機器の誤動作や破壊を引き起こす可能性もある。パワーエレクトロニクス機器動作の高速化、高周波化に対し、個々のシステムが他に妨害を与えず、かつ機器自身が電磁環境から妨害を受けずにそのシステムの機能を十分に発揮できるようにする、という 2 つの要求事項を両立させる EMC (Electro-Magnetic Compatibility: 電磁環境両立性) を回路設計段階において考慮することが重要な課題である。

電力変換回路から生じる EMI ノイズの発生メカニズムの解明および EMC を考慮した回路設計論の構築を行うためには、回路や半導体デバイス内に存在する寄生成分の測定・評価、および電力変換回路におけるスイッチングノイズ発生源のモデル化が必要である。一般に EMI ノイズの規定や制限は周波数帯域で定められているため、電力変換回路に比べて動作周波数ははるかに高く、EMC の問題が早くから検討されてきた電子回路の分野では、IC/LSI の電源系ノイズ発生源を線形等価回路と電流源によって模擬する、

LECCS (Linear Equivalent Circuit and Current Source) モデルが提案されている<sup>[3-5]</sup>。ディスクリートな半導体デバイスを用いる電力変換回路では、IC/LSI とは異なり、構成要素ごとの評価が可能である。このため、回路を構成する各要素の線形性を仮定すれば、その合成により回路全体の特性が表現できる。また、IC/LSI の負荷は容量性であるが、電力変換回路の負荷は、抵抗性、誘導性となることが一般的であり、回路動作状態や負荷の状態によって負荷電流の大きさや経路が変化する。よって電力変換回路におけるスイッチングノイズ源のモデル化には、ノイズ電流の負荷依存性についても検討を行う必要がある。

本研究ではこうした電力変換回路特有の性質に注目し、ハーフブリッジ回路および回路構成要素の示すインピーダンスの周波数特性の測定結果をもとに、動作状態別に各要素の合成として表した線形等価回路によるモデルの同定を試みる。また、負荷や動作状態等の条件をパラメータとしたスイッチング時に生じる高周波ノイズ電流の測定結果をもとに、電流源を用いたノイズ源のモデル化を試みる。以上の検討を通して、電力変換回路におけるスイッチングノイズ源のモデル化に向けた考察について報告する。

## 2. 電子回路におけるスイッチングノイズ源モデル

本章では、電子回路におけるノイズ源を表す LECCS モデルの概要を示す。また、電子回路と電力変換回路の相違点について述べる。

### <2.1> LECCS モデル

LECCS モデルは、デバイスのインピーダンスを表す線形等価回路と、スイッチングにより発生するノイズ電流を表す等価電流源からなる。図 1 は、LSI の最も基本的な構成要素となる CMOS インバータの High、Low それぞれの出力に対する等価的な内部回路の状態および負荷電流の経路を示したものである。

導通状態の MOSFET を抵抗で表し、非導通状態の MOSFET を抵抗と容量で表している。また、導通側の MOSFET を表す抵抗成分に並列に、発生ノイズ電流を表現する等価電流源を接続している。出力が High-Low 間を遷移すると負荷電流の経路が変化し、負荷によって流れる電流の大きさが変化するため、それぞれの出力状態別に LSI のインピーダンス測定を行ってモデル化する必要がある。





図1 CMOS インバータの等価回路と状態遷移

さらに、CMOS インバータの各出力状態を1つにまとめた電源-GND間の等価回路モデルは、MOSFETのドレイン-ソース間容量  $C'_{DS}$ 、オン抵抗  $R'_{DS}$  の直列回路と、CMOS インバータのスイッチング動作における貫通電流  $I_{DS}$  および充放電電流  $I_{DG}$ 、 $I_{GS}$  を表す等価内部電流源  $I'_{DS}$  の並列接続で表され、図2(a)のようになる。IC/LSI内部では、 $V_{DD}$  (電源電圧) や GND に対して、これらの CMOS インバータが複数並列に接続されて機能ブロックを形成しており、配線等の寄生インダクタンス成分も無視できない。以上より、大規模 LSI のモデルは、図2(b)のように RLC 回路と電流源により表すことができる。RLC 回路の段数や各パラメータは、電源-GND間のインピーダンス  $Z_i$  の測定結果に基づいて同定する。また電流源  $I_i$  は、 $Z_i$  および LSI の電源供給系のインピーダンス  $Z_s$  と、測定した電源電流  $i_v$  の周波数スペクトルから、(1)式を用いて同定する。


$$I_i = \frac{Z_i + Z_s}{Z_i} I_v \quad (1)$$

### <2.2> 電子回路と電力変換回路の相違点

表1は、電子回路と電力変換回路の相違点を定性的にまとめたものである。CMOS インバータでは、Pチャネル素子とNチャネル素子を相補的に用いており、回路の構造には対称性がある。一方、電力変換回路における基本構成要素はハーフブリッジ回路であるが、高電圧用途の IGBT や MOSFET は一般に Nチャネル素子であるため、ブリッジ回路の詳細な構造は非



(a) CMOS インバータの等価回路モデル



(b) LSI の等価回路モデル

図2 LECCS モデル

対称となる。これらの素子はディスクリート半導体デバイスであるため、個々の特性測定を行うことができる。さらに、各要素の特性の線形性を仮定することで、それらの特性の合成により回路全体の等価回路表現が可能である。ただし、半導体デバイスの動作状態により電圧・電流が大きく変化する電力変換回路では、構成要素の示す特性の非線形性が強くなる場合も考えられる。また、LSI の LECCS モデルにおける負荷依存性の検討では、CMOS インバータの入力容量を模擬した容量性負荷が扱われているが<sup>[4-5]</sup>、電力変換回路の負荷条件は一般に通流率制御による LED 照明の調光等で用いられる抵抗性負荷やコンバータ回路の平滑リアクトルを考慮した誘導性負荷が多いため、負荷の特性を考慮した検討を行う必要がある。

表1 電子回路と電力変換回路の特徴

	Logic circuit	Power conversion circuit
Basic circuit topology	CMOS inverter	Half bridge
Internal circuit	unmeasurable (undecomposable)	measurable (decomposable)
Operating frequency	~ GHz	~ MHz
Load condition	Capacitive	Resistive / Inductive
Voltage / Current	low / small	high / large

### 3. ハーフブリッジ回路のインピーダンスの周波数特性評価と線形等価回路モデル同定

本章では、測定した各要素のインピーダンスの周波数特性から、数値解析により等価回路パラメータ同定を行う。さらに、ブリッジ回路を構成する個々の特性

の合成により、線形等価回路としてモデル化を試みる。測定したハーフブリッジ回路を図 3 に示す。ただし、本測定回路はブレッドボードに実装した。ゲート駆動の回路については駆動電源の供給方式によりトランス絶縁方式やブートストラップ方式などがあるが、ここではハーフブリッジ回路の出力を定常状態に維持するため、ゲート駆動電源の供給が回路の動作状態による影響を受けないトランス絶縁電源とフォトカプラで構成した。また、回路全体および各構成要素におけるインピーダンスの周波数特性は、インピーダンスアナライザ (Agilent 4294A, 40Hz-110MHz) を用いて測定した。





図 3 測定対象とするハーフブリッジ回路

### <3.1> ハーフブリッジ回路の MOSFET のインピーダンス周波数特性


本節では、負荷や平滑コンデンサ等の受動素子を除いたハーフブリッジ回路の特性と個々の MOSFET の特性との関係について検討する。主電源電圧  $V_{DD}$  は、インピーダンスアナライザの内部電源を用いて印加した。

ハーフブリッジ回路の等価回路モデル化のために、回路内の MOSFET のインピーダンス  $Z_{high}$ 、 $Z_{low}$  の周波数特性を個別に測定し、結果から等価回路パラメータを同定する。図 4(a) は High 側の MOSFET の  $V_{DD}=0V$  における導通、非導通時の特性を示している。非導通時は 10MHz 以下においてインピーダンスは 20dB/decade で減少し、容量性リアクタンス  $1/(j\omega C_{high})$  が支配的成分として表れており、ここから出力容量  $C_{high}$  を求めることができる。一方、導通時は抵抗成分が支配的となっており、出力インピーダンスはほぼ MOSFET のドレイン-ソース間オン抵抗に等しいとみなせる。非導通時の特性には LC 直列共振がみられるが、これは  $C_{high}$  と測定回路内の寄生インダクタンス  $L_{par}$  によると考えられる。 $L_{par}$  の大きさは、すべての構成要素を短絡した状態で測定した回路のイ

ンピーダンスの周波数特性から見積もった。また、 $C_{high}$  は電圧依存のパラメータであり、 $C_{high}-V_{DS}$  特性 (@1MHz) は図 4(b) のようになる。




(a) High 側 MOSFET のインピーダンスの周波数特性 ( $V_{DD}=0V$ )




(b) 1MHz における  $C_{high}-V_{DS}$  特性

図 4 ハーフブリッジ回路を構成する MOSFET の特性

Low 側の MOSFET に対しても同様の測定を行い、等価回路パラメータを同定した。MOSFET が両方も非導通状態の場合におけるハーフブリッジ回路の等価回路モデルは図 5(a) のように表せる。この動作状



(a)ハーフブリッジ回路の等価回路モデル



(b) ハーフブリッジ回路のインピーダンス周波数特性

図 5 ハーフブリッジ回路の等価回路モデル (High-side : OFF, Low-side : OFF)

態において実測した回路全体のインピーダンス  $Z_{DUT}$  の周波数特性 ( $V_{DD}=0V, 40V$ ) と、各 MOSFET の等価回路モデルから求めた周波数特性を比較すると図 5 (b) のようになる。結果から、両者はバイアス電圧  $V_{DD}$  に関わらずほぼ一致していることが分かる。また、低周波数領域において実測結果とモデルによる推定結果には差が生じているが、これは High 側のゲート駆動電源の特性の影響が実測結果に大きく表れているためと考えられる。

### <3.2> ハーフブリッジ回路の入力インピーダンスの負荷依存性

本節では、ハーフブリッジ回路の導通・遮断の各動作状態において、負荷を含めた回路のインピーダンス  $Z_{DUT}$  の周波数特性の評価を行う。負荷条件として、抵抗性、誘導性、容量性のそれぞれについて検討する。まず、各回路動作状態における等価回路モデル化のために各々の負荷単体のインピーダンス  $Z_{load}$  の周波数特性を測定し、等価回路モデルおよびそのパラメータを同定する。一例として、誘導性負荷のインピーダンスの周波数特性を図 6 に示す。図 6 の特性から、インピーダンスは 10kHz 以下ではほぼ一定、100kHz 以上では 20dB/decade で単調増加していることから、RL 直列回路でモデル化でき、それぞれの等価直列抵抗と等価直列インダクタンスの値を同定することができる。抵抗性および容量性の場合も同様に、それぞれ等価回路モデルおよびそのパラメータ同定を行った。




図 6 誘導性負荷単体のインピーダンスの周波数特性

次に、平滑コンデンサを無視したハーフブリッジ回路の入力インピーダンス  $Z_{DUT}$  の負荷依存性を考える。High 側が ON 状態の場合の回路全体の等価回路モデルは図 7(a) のように表せる。この動作状態において実測した回路全体のインピーダンス  $Z_{DUT}$  の周波数特性 ( $V_{DD}=0V$ ) と、等価回路モデルの周波数特性を比較する。抵抗性負荷を接続した場合を図 7(b) に、誘導性負荷を接続した場合を図 7(c) に、容量性負荷を

接続した場合を図 7(d) にそれぞれ示す。

図 7 から、いずれの負荷の場合も、等価回路モデルによって実測したハーフブリッジ回路の入力インピーダンス  $Z_{DUT}$  の周波数特性を模擬できている。よって、各回路構成要素の特性の合成により回路全体の特性を模擬できることが分かる。

### 4. ハーフブリッジ回路におけるスイッチングノイズ源の電流源によるモデル化

本章では、負荷や動作状態の条件をパラメータとし、スイッチング時に生じる高周波ノイズ電流の測定を行い、ハーフブリッジ回路におけるスイッチングノイズ源の電流源を用いたモデル化について検討する。主電源電圧は  $V_{DD}=35V$  で一定とした。負荷は、容量性 ( $C=100pF$ )、抵抗性 ( $R=1000\Omega$ )、誘導性 ( $R=1000\Omega+L=100\mu H$ ) の 3 種類について考える。

負荷依存性のある電源電流を表現するため、図 8 に示すように、回路の動作状態別に分けて等価回路モデルを表す。図 8(a) では、ON 状態である High 側の MOSFET を抵抗成分で、OFF 状態である Low 側の MOSFET を抵抗成分と容量成分で模擬している (High-state model とする)。High 側のターンオン時に発生するノイズ電流を、導通する High 側の MOSFET を模擬する  $R_{high}$  に並列の電流源  $I_{i,H}$  で表現する。同様に図 8(b) では、High 側の MOSFET が OFF、Low 側の MOSFET が ON の状態を示している (Low-state model とする)。Low 側のターンオン時に発生するノイズ電流を、導通する Low 側の MOSFET を模擬する  $R_{low}$  に並列の電流源  $I_{i,L}$  で表現する。また図 8(c) は、これらの両動作状態を各導通期間に応じて比例配分し、High 側、Low 側の MOSFET を合成した抵抗成分  $R(=R_{high}+R_{low})$  と容量成分  $C(=\frac{C_{high}C_{low}}{C_{high}+C_{low}})$  で表し、この RC 直列部に並列に等価電流源  $I_i$  を配置している (Average model とする)。

それぞれの等価電流源の  $I_{i,H}$ 、 $I_{i,L}$ 、 $I_i$  は、観測された電源電流から平滑コンデンサを流れる電流を差し引いた  $I'_{v,H}$ 、 $I'_{v,L}$ 、 $I'_v$  と、インピーダンスアナライザによって測定したハーフブリッジ回路の各動作状態での入力インピーダンス  $Z_{DUT}$  および直流電源と平滑コンデンサの合成インピーダンス  $Z'_s$  を用いて、以下の関係式から周波数スペクトルとして求める。




図 7 負荷を含めたハーフブリッジ回路の等価回路モデル (High-side : ON, Low-side : OFF)

$$I_{i,H} = \frac{Z'_S + Z_{DUT}}{R_{high}} I'_{v,H} \quad (2)$$

$$I_{i,L} = \frac{R_{low} Z_{load}}{R_{low} + Z_{load}} (Z'_S + Z_{DUT}) I'_{v,L} \quad (3)$$

$$I_i = \frac{(R - j\frac{1}{\omega C}) Z_{load}}{(R - j\frac{1}{\omega C}) + Z_{load}} (Z'_S + Z_{DUT}) I'_v \quad (4)$$

MOSFET の等価回路パラメータは前章に示した方法と同様に個々のインピーダンスの周波数特性から同定した。また、(2)(3)式で求めた  $I_{i,H}$  と  $I_{i,L}$  の周波数スペクトルを動作状態の期間に応じて比例配分したものと、Average model で求めた等価内部電流源の周波数スペクトル  $I_i$  とを比較することで、モデルの妥当性を検証する。

#### <4.1> ハーフブリッジ回路の入力インピーダンスおよび外部電源と平滑コンデンサの合成インピーダンス

本節では、負荷や動作状態をパラメータとし、ハーフブリッジ回路の入力インピーダンス  $Z_{DUT}$ 、および直流電源と平滑コンデンサの合成インピーダンス  $Z'_S$  の周波数特性を示す。また、平滑コンデンサにはセラミックコンデンサ 100nF を用いた。それぞれの測定結果を図 9、図 10 に示す。

図 9(a) から、抵抗性や誘導性の負荷を用いた場合は High 側が ON、Low 側が OFF の状態において、

低周波数では負荷のインピーダンス  $Z_{load}$  が小さいため  $Z_{DUT}$  に支配的となって表れ、10MHz を超えると Low 側の MOSFET の特性が支配的となる。一方、容量性負荷の場合は、測定周波数全体を通して Low 側の MOSFET の出力容量とそれに並列の負荷容量の合成容量が支配的となって表れる。図 9(b) の Low 側が ON の状態では、負荷は低インピーダンス状態の Low 側 MOSFET に並列に接続されるため、 $Z_{DUT}$  における負荷依存性は見られず、いずれも High 側 MOSFET の出力容量が支配的となる。図 9(c) の High 側と Low 側がともに OFF の状態において、負荷が抵抗性や誘導性の場合は High 側と Low 側の MOSFET の出力容量の合成が支配的となる。負荷が容量性の場合は、負荷と Low 側 MOSFET が並列接続されたものに対し、さらに High 側 MOSFET が直列接続されたものとして得られる合成容量が支配的となっている。また容量成分が支配的となる  $Z_{DUT}$  の低周波数領域の特性には、ゲート駆動電源の特性が表れていると考えられる。

大電力を変換するハーフブリッジ回路では、スイッチング動作に伴う導通電流の変化による直流母線電圧の変動を抑制するため、容量の大きい平滑コンデンサを直流母線に対して並列に接続する。また、主電源電圧  $V_{DD}$  の印加には電源容量の大きい外部電源が用いられる。図 10 に示した直流電源と平滑コンデンサの合成インピーダンスの低周波数領域の特性には、電源




図8 各動作状態におけるハーフブリッジ回路の等価回路モデル




図9 各動作状態におけるハーフブリッジ回路の入カインピーダンス  $Z_{DUT}$  の周波数特性 ( $V_{DD}=35V$ )

の回路構成や制御特性の影響が表れていると考えられる。また1MHz付近に平滑コンデンサと電源回路内の寄生インダクタンス成分による並列共振および直列共振がみられる。




図10 電源および平滑コンデンサの合成インピーダンス  $Z'_s$  の周波数特性

#### <4.2> ハーフブリッジ回路の電源電流の負荷依存性

図3に示すハーフブリッジ回路においてMOSFETをスイッチング動作させた場合の電源電流  $i_v(t)$  の測定を行った。測定にはオシロスコープ (Tektronix DPO7354)、および電流プローブ (Tektronix TCP0030) を使い、サンプリング間隔は  $\Delta t=100ns$  とした。またここでのコンバータの動作条件は、スイッチング周波数を10kHz、デューティサイクル45% (デッドタイム5 $\mu s$ )、主電源電圧  $V_{DD}$  は35Vとし、以下ではすべてこの動作条件のもとで検討する。本節

では、コンバータ回路動作と発生するスイッチングノイズについて考えるために、負荷条件別に電源電流の時間領域測定結果を示す。

#### [容量性負荷]

負荷に100pFのセラミックコンデンサを用いた場合の電源電流  $i_v(t)$  の時間応答は図11のようになる。容量性負荷の場合、High側のターンオン時に負荷のキャパシタンスを充電し、Low側のターンオン時に負荷に蓄えられたエネルギーを放電する。図11から、High側とLow側のそれぞれのMOSFETのターンオン時にリングングが発生し、High側のMOSFETのターンオン時の方が初期振幅は大きい。ただし、振動の周波数や減衰時定数に関しては、両者はほぼ同じとなる。




図11 容量性負荷 (100pF) 時の電源電流




図 12 抵抗性負荷 (1000Ω) 時の電源電流

[抵抗性負荷]

$R=1000\Omega$  の負荷を用いた場合の電源電流  $i_v(t)$  の時間応答を図 12 に示す。

容量性負荷の場合とは異なり、High 側の MOSFET が ON の期間中は、電源電圧と負荷抵抗に応じた電源電流が流れる。また、スイッチング時の電源電流のリングングは負荷に電流が流れ始める High 側の MOSFET のターンオン時と負荷への電流が遮断される High 側 MOSFET のターンオフ時に生じている。High 側がターンオフすると、負荷回路側の寄生インダクタンスの影響により、負荷電流は Low 側の MOSFET のボディダイオードに転流する。また、Low 側の MOSFET がターンオンして導通状態になるときは、電源電流のリングングが生じない。

[誘導性負荷]

ここでは、負荷が誘導性の場合について考える。ただし、High 側 MOSFET が ON の期間にスイッチング素子に過大な電流が流れないようにするために、RL 直列負荷とした。抵抗成分の大きさを  $1000\Omega$  とし、 $100\mu\text{H}$  のインダクタを負荷に用いた時の電源電流  $i_v(t)$  の時間応答は図 13 のようになる。




図 13 誘導性負荷 (1000Ω+100μH) 時の電源電流

負荷が誘導性の場合、High 側の MOSFET が ON の期間は負荷に電流が流れるが、抵抗性負荷の場合とは異なり、High 側の MOSFET がターンオンした後、

負荷の R 成分と L 成分の大きさによって決まる時定数で負荷電流は増加していく。電源電流のリングングは、負荷に電流が流れ始める High 側 MOSFET のターンオン時と負荷への電流が遮断される High 側のターンオフ時に生じる。High 側の MOSFET がターンオフすると、負荷電流は Low 側の MOSFET のボディダイオードに転流する。抵抗性負荷の場合と同様、Low 側の MOSFET がターンオンし導通状態となっても、電源電流には影響を与えない。

#### <4.3> 等価内部電流源によるノイズ源のモデル化

[容量性負荷]

図 11 の結果から、容量性負荷の場合は High 側 MOSFET が ON の期間  $45\mu\text{s}$  (450 点) と Low 側 MOSFET が ON の期間  $45\mu\text{s}$  (450 点) および両方の期間やデッドタイムを含んだ  $100\mu\text{s}$  (1000 点) の電源電流の実測データから、DFT (離散フーリエ変換) によりそれぞれの状態における周波数スペクトル  $I'_{v,H}$ ,  $I'_{v,L}$ ,  $I'_v$  を求める。結果を図 14 に示す。さらに、前節で示した各動作状態におけるハーフブリッジ回路の入力インピーダンス  $Z_{DUT}$  および直流電源と平滑コンデンサの合成インピーダンス  $Z'_s$  の周波数特性を用いて、内部等価電流源の周波数スペクトル  $I_{i,H}$ ,  $I_{i,L}$ ,  $I_i$  を求める。 $I_{i,H}$  と  $I_{i,L}$  のそれぞれの周波数スペクトルを各々の期間に応じて比例配分したものと、両方の期間を含む Average model として求めた等価内部電流源  $I_i$  の周波数スペクトルは、図 15 のようになった。

図 15 より、 $I_{i,H}$  と  $I_{i,L}$  の平均と  $I_i$  の周波数スペクトルの大きさは全周波数範囲ではほぼ一致しており、容量性負荷が接続された電力変換回路において、LECCS と同様の手法によりノイズ源モデルとして表現できることが確認できた。

[抵抗性負荷]

図 12 の結果から、抵抗性負荷の場合は High 側 MOSFET が導通している期間のノイズ電流は High-state model によって表し、High 側 MOSFET のターンオフ時からデッドタイム、Low 側の導通期間のノイズ電流は Low-state model によって表せると考えた。High 側の MOSFET が ON の期間  $45\mu\text{s}$  のデータ (450 点) から  $I'_{v,H}$  を、High 側 MOSFET が OFF の期間  $55\mu\text{s}$  のデータ (550 点) から  $I'_{v,L}$  を、および両方の期間を含むデータ (1000 点) から  $I'_v$  をそれぞれ DFT により求める。得られたこれらの周波数スペクトルは図 16 のようになった。また、 $I_{i,H}$  と  $I_{i,L}$  のそれぞれの




図 14  $\Gamma'_{v,H}$ ,  $\Gamma'_{v,L}$ ,  $\Gamma'_v$  の周波数スペクトル (負荷: 100pF)




図 15 等価内部電流源の周波数スペクトル (負荷: 100pF)

周波数スペクトルの大きさを時比率に応じて比例配分したものと、Average modelとして求めた等価内部電流源  $I_i$  の周波数スペクトルは、図 17 のようになった。

図 17 の等価内部電流源の周波数スペクトルについては、High-state model や Low-state model における  $I_{i,H}$  と  $I_{i,L}$  を比例配分したものと Average-model における  $I_i$  との周波数スペクトルの大きさは 1MHz より高い周波数ではピーク値がほぼ一致しているが、図 15 の容量性負荷の場合とは異なり、1MHz より低い周波数で両者にはやや差が生じている。

[誘導性負荷]

1000Ω の抵抗と 100μH のインダクタを負荷に用いた図 13 の結果から、誘導性負荷においても、High 側




図 16  $\Gamma'_{v,H}$ ,  $\Gamma'_{v,L}$ ,  $\Gamma'_v$  の周波数スペクトル (負荷: 1000Ω)




図 17 等価内部電流源の周波数スペクトル (負荷: 1000Ω)

MOSFET が導通している期間のノイズ電流は High-state model によって表し、それ以外の期間は Low-state model によって表せると考えた。抵抗性負荷の場合と同様に High 側 MOSFET が ON の期間 45μs のデータ (450 点) から  $\Gamma'_{v,H}$  を、High 側 MOSFET が OFF の期間 55μs のデータ (550 点) から  $\Gamma'_{v,L}$  を、および両方の期間を含むデータ (1000 点) から  $\Gamma'_v$  をそれぞれ DFT により得た。結果を図 18 に示す。また、 $I_{i,H}$  と  $I_{i,L}$  のそれぞれの周波数スペクトルの大きさを時比率に応じて比例配分したものと、Average model として求めた等価内部電流源  $I_i$  の周波数スペクトルは、図 19 のようになった。




図 18  $\Gamma'_{v,H}$ ,  $\Gamma'_{v,L}$ ,  $\Gamma'_v$  の周波数スペクトル (負荷: 1000Ω+100μH)




図 19 等価内部電流源の周波数スペクトル (負荷: 1000Ω+100μH)



図19の等価内部電流源の周波数スペクトルは、図17の抵抗性負荷の場合と同様に、High-state modelやLow-state modelにおける $I_{i,H}$ と $I_{i,L}$ を比例配分したものと、Average modelにおける $I_i$ の周波数スペクトルの大きさには、数MHzより低い領域で差が生じている。

以上より、容量性負荷の場合は、High-state modelやLow-state modelにおける等価内部電流源 $I_{i,H}$ と $I_{i,L}$ を比例配分したものとAverage modelにおける $I_i$ との周波数スペクトルの大きさは全周波数範囲でほぼ一致し、ハーフブリッジ回路においてもLECCSのモデル化手法と同様の手法が適用できることが確認できた。一方、抵抗性負荷、誘導性負荷の場合は、 $I_{i,H}$ と $I_{i,L}$ を比例配分したものと、 $I_i$ の周波数スペクトルの大きさは、特に低い周波数で一致しない。ハーフブリッジ回路におけるノイズ源のモデル化には等価回路の構成等の検討が必要である。

## 5. まとめ

本研究では電力変換回路におけるスイッチングノイズ源のモデル化に向けて、ハーフブリッジ回路および回路構成要素の示すインピーダンスの周波数特性、ならびにスイッチング時に生じる高周波ノイズ電流の測定結果をもとに、負荷の種類、スイッチング素子の動作状態別の線形等価回路とノイズ源を表す等価電流源を用いたモデル化について考察を行った。ディスクリット素子で構成されるハーフブリッジ回路では、個々の構成要素の特性の合成により、動作状態別の負荷を含めた回路全体の特性を模擬出来ることを示した。また、ノイズ源を表す等価電流源を用いたモデル化について、IC/LSIと同等の負荷条件となる容量性負荷の場合は、Average modelの等価電流源の周波数スペクトル $I_i$ は、High-state modelやLow-state modelにおける $I_{i,H}$ と $I_{i,L}$ を比例配分したもので表すことができることを確認したが、電力変換回路で一般的となる抵抗性負荷、誘導性負荷の場合は、 $I_i$ の周波

数スペクトルと、 $I_{i,H}$ と $I_{i,L}$ の比例配分により求めた周波数スペクトルは完全には一致せず、等価回路の構成等の検討が必要である。

従来、回路動作に伴い生じたEMIノイズはフィルタ素子などの追加によって抑制しており、根本的な解決は困難とされてきた。本研究は、EMIノイズの発生メカニズムの解明について検討を行うことで、EMCを考慮した回路設計論の構築へとつながるといふ点で産業界および社会の発展に大きく貢献できるポテンシャルがあると考えられ、博士後期課程においてモデルの一般性の評価や妥当性の検証、および種々の動作条件に対する検討を引き続き行う予定である。

### <参考文献>

- (1) Y. Xiao, et al.: "Analytical modeling and experimental evaluation of interconnect parasitic inductance on MOSFET switching characteristics", IEEE APEC, Vol.1, pp.516-521 (2004)
- (2) T. Funaki, et al.: "The influence of parasitic components on power MOSFET switching operation in power conversion circuits", IEICE Electron. Express, Vol.6, No.23, pp.1697-1701 (2009)
- (3) Y. Fukumoto, et al.: "Power current model of LSI and parameter identification for EMI simulation of digital PCBs," EMC 2001, IEEE International Symposium on, Vol.2, pp.1185-1190 (2001)
- (4) H. Osaka, et al.: "Power current modeling of IC/LSI with load dependency for EMI simulation," EMC 2003, IEEE International Symposium on, Vol.1, pp. 16-21 (2003)
- (5) H. Osaka, et al.: "A linear equivalent circuit and current source model with I/O (LECCS-I/O) for simulating multi-bit drives," 4th International workshop on Electromagnetic Compatibility of Integrated circuits, pp. 101-106 (2004)



現在、博士後期課程2年に在籍し、高速・高周波数動作を行う電力変換回路の最適設計に向け、本検討とともに、回路に用いる受動素子の特性解析・評価など、多角的に取り組んでいます。

(電気電子情報 平成23年卒 24年前期 後期在学中)