高耐圧 MOS トランジスタの端子間容量測定

大阪大学大学院工学研究科 電気電子情報工学専攻教授

1 はじめに

現代社会の利便性・快適性は電気エネルギー利用の 上に成り立っていると言っても過言ではない。また石 油ショックや地球温暖化を契機として進められている 省エネルギーも、多くの分野において高度に制御され た電気エネルギーを利用することにより実現されてい る。例えば家電分野においては、1990年代にインバー タエアコンが実用化され、その後冷蔵庫・洗濯機といっ た電動機を持ったものだけでなく、蛍光灯や電磁調理 器等ほとんど全ての身の回り機器に対してインバータ が適用され、高効率化による省エネルギーだけでなく、 高機能化・高性能化が実現されている。また交通運輸 の分野においても、従来からインバータ化により省エ ネルギーとサービス向上を図ってきた電気鉄道だけで なく、ハイブリッド自動車のような適用範囲の拡大が すすんでいる。また太陽光発電等の再生可能エネル ギー利用においても、インバータを用いた電力変換と 系統連系によりシームレスな電気エネルギー利用が可 能となっている。これら省エネルギー・高効率化・高 機能化・高性能化・自然エネルギー利用に不可欠なイ ンバータを支えているのがパワー半導体スイッチング デバイスである。

電力変換はパワー半導体デバイスの ON/OFF (ス イッチング)動作により行なうが、大きなエネルギー を扱う高電圧・大容量のインバータではこれまで、 ON 動作は可制御であるが、OFF 動作は状態依存と なる自然消弧形デバイスが用いられてきた。パワー半 導体スイッチングデバイスの発展に伴い、高電圧・大 容量の機器に対しても自己消弧形デバイスの利用が可 能となり、インバータの適用範囲が広がった。自己消 弧形デバイスを適用する電力変換回路では、平滑コン デンサやリアクトルの小型化・小容量化のためにス イッチング周波数の高周波化がすすめられている。こ のため、用いる自己消弧形デバイスも GTO 等のサイ リスタ系のデバイスから、IGBT 等のトランジスタ系

のデバイスに移行しつつある。またバイポーラ系のデ バイスに比べ高速スイッチングが可能であるが、オン 抵抗の十分小さい高耐圧デバイスが得られなかった MOSFET 等のユニポーラ系デバイスも、超接合構造 (SJ:Super Junction) [1] や、SiC、GaN 等の絶縁破 壊電界の非常に大きいワイドバンドギャップ半導体材 料・プロセスの開発 [2] により、高電圧・大容量電 カ変換回路への適用が可能となってきた。バイポーラ 系デバイスでは、導通時において少数キャリアの注入 による伝導度変調効果によりオン抵抗が小さくなる が、ターンオフ動作では蓄積された少数キャリアが、 スイッチング速度に対して影響を及ぼす。一方ユニ ポーラ系デバイスでは少数キャリア蓄積が無いため、 スイッチング動作においては半導体の空乏層に対する 多数キャリアの注入・排出がスイッチング速度を支配 する。また電圧制御自己消弧形デバイスにおいては、 ゲート駆動回路によるゲートへの電荷の注入・排出が スイッチング動作を支配するが、動作点が I-V 特性 の飽和領域を通過する際に生じる電圧ゲインと帰還容 量による Miller 効果 [3] がスイッチング速度を制限 する原因となっている。従って、ユニポーラ系デバイ スを高速にスイッチング動作させるには、各端子に対 して充放電する電荷量を把握することが必要である。

電荷量を見積もるため半導体デバイスをコンデンサ とみなすと、ポアソンの方程式に従い印加電圧により 空乏層の厚さが変化することから、電圧依存性の可変 容量コンデンサとみなせる。従って dQ/dV で表され る微分静電容量の電圧依存性を知る必要がある。デバ イス構造・プロセスが既知であれば、有限要素法等に よるデバイスシミュレーションでの評価も可能である が、製造誤差等の不可避な要因もあるため、実測によ る評価も重要である。JEDEC [4] や IEC [5] 等に おけるパワーデバイスの評価規格において、パワーデ バイスの端子間容量測定法の概念について述べられて いるものの、実用的な測定回路構成や具体的な測定条 件は示されていない。また市販の測定器で測定可能な 端子間容量は、印加電圧が低く [6]、高耐圧デバイス の端子間容量-バイアス電圧 (C-V) 特性を測定する には十分ではなかった。従って本稿では、高耐圧 MOS トランジスタを対象とした端子間容量測定回路 およびシステムを開発する。また開発したシステムを 用いて構造・半導体材料の異なるデバイスについて測 定した結果を示す。

2 端子間容量の測定回路

縦型構造のパワー MOSFET や IGBT はバックゲー トを持たず、端子間容量は図1に示すゲートーソー ス間容量 (Ggs)、ゲートードレイン間容量 (Cgd)、 ドレイン-ソース間容量(Cds)に分けられる。また パワーデバイスのスイッチング動作に対して、ゲート 端子から見込んだ入力容量 (Ciss=Cgs+Cgd)、ドレ イン端子から見込んだ出力容量 (Coss=Cds+Cgd)、 ミラー効果で見かけ上トランジスタの電圧ゲイン倍さ れる帰還容量(Crss=Cgd)の三種類が影響を与える。 本稿ではゲートソース間電圧(Vgs)、ドレインーソー ス間電圧(Vds)のバイアス電圧を印加すると同時に、 端子間容量を測定する回路およびその動作について述 べる。なお対象として定格ドレインーソース間電圧 600V、端子間容量数 10nF 程度のパワーデバイスを想 定し、測定回路の設計を行った。またトランジスタは T0220、T03 等のパッケージに実装されたものを対 象とし、4 端子法により測定を行うため、3M 製 Textool TO タイプソケットを用いた。また基本測定 器として LCR メータ、デジタルマルチメータを用い た。以下ではこれらに接続して用いる測定回路につい て述べる。

〈2・1〉Cgs 測定回路 図2(a) に Cgs 測定回路を示 す。測定回路に示した Hour、Hpot、Lour、Lpot の端 子を各々LCRメータの測定端子に接続する。Vds、 Vgs はデバイスに印加するバイアス電圧源を表す。 Vds monitor、Vgs monitor はデジタルマルチメータ に接続し、測定対象に実際に印加されているバイアス 電圧値を測定する。C1、C2 はLCRメータの測定端 子にゲート電圧を印加せず、かつゲート端子への測定 信号のみを通過させるためのバイパスコンデンサであ る。測定対象を数 10nF としたため、これに対して十 分大きな値として 1 μ Fを用いた。低電位側は接地 電位となっている事から、LCRメータの測定端子に 直接接続されている。またダイオードは、LCRメー

タをサージ電圧から保護する目的で配置している。 ソース端子に接続されたL1は、直流的にソースを接 地し、測定信号の交流的にはハイインピーダンスによ り接地電位から浮かせるためのものである。ドレイン 端子に接続した C7 はバイアス電圧 Vds が印加された ドレイン端子を交流的に接地するバイパスコンデンサ である。測定用の信号が影響を与えないようにC1、 C2より大きい5µFとした。後述の理由で測定周波 数を100kHz としたので、L2、C7 のインピーダンス はそれぞれ 628 Ω、0.32 Ωとなり 2000 倍程度のイン ピーダンス比により交流信号が遮断されている。同様 にバイアス電圧印加回路、測定回路も 62k Ω と 39k Ωの直列抵抗を介して接続されており、電源、測 定装置の内部インピーダンスの影響を受けないように するとともに、遮断周波数が100kHzより低くなる RC フィルタを構成している。

〈2·2〉Cgd (Crss) 測定回路 図2(b) にCrss 測 定回路を示す。本測定回路では、測定対象端子である ドレイン・ゲート共に電位の基準端子であるソースに 対してバイアス電圧を印加することを可能とするた め、LCRメータに接続する全ての端子に対してバイ パスコンデンサ C1、C2、C7、C8 を挿入している。 なおバイパスコンデンサは、被測定対象の静電容量に 比べ十分大きい値とした。また測定対象ではない Cgs、Cds を除去するため、ソースは測定端子をシー ルドしている基準電位と等しくなるように直接接地さ れている。ドレイン端子に接続された電源・測定系は、 R1、R2、R3、R4の高抵抗でLCRメータの測定端子 と分離されているため、その影響は無視できる。高耐 圧素子では Vds>Vgs となることから、ドレインを LCRメータの高電位側、ゲートを低電位側に接続す る構成をとっている。

〈2・3〉Cds 測定回路 図2(c)にCds 測定回路を示 す。ドレインはバイアス電圧が印加された高電位と なっているため、LCRメータに接続する端子に対し てバイパスコンデンサC1、C2を挿入し、測定用の交 流信号のみ通過するようにしている。一方ソース端子 は、直流的に基準電位に接地する必要があることから、 ブロッキングインダクタL1を挿入し、ソース端子を 交流的に浮かせると共に、LCRメータの測定端子へ 接続している。また、ゲート端子に接続されたC6は、 バイアス電圧 Vgs が印加されたゲート端子を交流的 に接地して、測定用の信号が影響を与えないようにす るためのバイパスコンデンサである。ドレイン端子に 接続された電源・測定系は、R1、R2、R3、R4の高抵 抗でLCRメータの測定端子と分離されているため、 その影響は無視できる。

〈2・4〉Ciss 測定回路 図2(d) にCiss 測定回路を示す。Ciss はCgs と Cgd の和であるから、Cds を除外して測定する必要がある。共通端子であるゲートは、バイアス電圧 Vgs が印加されていることから、バイパスコンデンサ C7、C8 を通して LCR メータに接続する。ソース端子は直流的に基準電位に接地し、交流的に浮かせるためブロッキングインダクタ L1 を介し



図1 パワー MOSFET 等価回路



て接地している。ドレイン端子に接続された電源・測 定系は、R1、R2、R3、R4の高抵抗でLCRメータの 測定端子と分離されているため、その影響は無視でき る。Cdsの影響を除去し、ドレイン・ソース端子から みた静電容量を測定する方法として、ドレインーソー ス間にバイパスコンデンサを設ける方法も考えられる が、ここではドレイン・ソース端子を同等のバイパス







図2 端子間容量測定回路

コンデンサ C1、C2、C9、C10 を介して LCR メータ に並列に接続することで、両端子の交流条件を同等に し、測定を行なう方法を採用した。

〈2・5〉Coss 測定回路 図2(e) に Coss 測定回路を示す。Coss は Cds と Cgd の和である。このため Cgs を除外するように測定を行なう。共通となるドレイン 端子は、バイアス電圧 Vds が印加されていることから、バイパスコンデンサ C1、C2 を介して LCR メータの高電位側端子に接続されている。ソース端子は直流的に基準電位に接地する必要があるが、測定信号を交流的に浮かす必要があることからブロッキングイン ダクタ L1 を挿入している。また Cgs はそれに比して 十分に大きいバイパスコンデンサ C6 を挿入すること で、その影響を除去すると共に、ゲートとソースを交流的に同電位とする構成となっている。

〈2・6〉測定周波数 C-V特性の測定について、 JEDECでは配線の寄生インダクタンス等による測定 への影響を抑えるため、測定周波数は低くするべきで あり 2MHz 以下が望ましいとしている。本節では、 開発した測定回路において C-V 特性測定を行なう周 波数について述べる。







() ブリテキンFイングナナ(L=100-1-12-200) 図3 バイパス・ブロッキング素子の周波数特性

本回路には、複数のバイパスコンデンサやブロッキ ングインダクタ等の素子が用いられている。これらの 素子が各々コンデンサもしくはインダクタとして機能 するには、自己共振周波数より低い周波数での使用が 必要となる。図3に開発した測定回路で用いた高電 圧バイパスコンデンサおよびブロッキングインダクタ の周波数特性を示す。なお各素子の周波数特性の測定 は、インピーダンスアナライザ (Agilent 4294A) を 用いた。図3(a) に示す850V 耐圧1μF、700V 耐 圧5μFのバイパスコンデンサの周波数特性より、 自己共振周波数は各々1.02MHz、427kHz である。ま た図3(b)に示すブロッキングインダクタの周波数 特性より、自己共振周波数は1.91MHz である。これ らの自己共振周波数のうち、最も低い周波数以下で測 定を行なう必要がある。従って開発した測定回路では、 C−V 特性測定周波数を 100kHz とした。

〈2・7〉測定システムの構成と精度 図4に開発した C-V特性測定システムの構成を示す。測定回路の Hcur、Hpot、Lpot、Lcur 端子をLCR メータ (Agilent E4980A)に接続し、静電容量を測定する。ドレイン ーソース間のバイアス電圧 Vds を高電圧電源(Agilent N5772A)から測定回路に供給すると共に、デジタル マルチメータ (Agilent 34401A) を用いて実際に素子 に印加されている電圧を Vds monitor 端子から測定 する。このため閾値電圧に近いゲート電圧が印加され た場合においても、漏れ電流と回路中の電流制限抵抗 による電圧降下を考慮し、実際に印加されているドレ イン-ソース間電圧が取得可能である。また、ゲート - ソース間のバイアス電圧 Vgs は、電源 (Agilent E3631A)から測定回路に供給すると共に、デジタル マルチメータ (Agilent 34401A) を用いて素子に印加 されている電圧をVgs monitor 端子から測定する。 本測定回路では負のバイアス電圧 Vgs を印加するこ とで、ノーマリオン素子である JFET 等に対しても、 これを遮断状態にし端子間容量を測定することが可能 である。なお測定回路は、バイパスコンデンサ、ブロッ キングインダクタ等を使用しているため、静電容量を 測定する際にはLCR メータ測定値の補正が不可欠で ある。補正として被測定端子を全て開放したオープン 補正および、全て短絡したショート補正を行なう。オー プン補正はバイアス電圧を印加した状態でも可能であ るが、ショート補正は短絡電流を流すことになるため、 バイアス電圧を印加しない状態で補正を行なう。これ

æ	125		e j	a ŝ	Ĵ		j,	Ĩ	61-10-1 (12-1)
Da	đ	0.	52.501	11.77	64.170	64.117	22.156	55.801	55.865
			(5.597)	(L.C.T.)	(2.954)	(2.849)	(2.868)	(1.841)	(2.027)
Da	0.	a	21.955	11.55	55.740	55.514	51.568	65.029	65.128
		-	(2.212)		(1.657)	(a. 1776)	(1.775)	(1.104)	(1.265)
n .	~	Q.	52.540	22.145	74.471	74.491	12.114	55.324	54.258
			(5.508)	(2.910)	(5.162)	(5.190)	(5.794)	(a.m.)	(5.218)
0	Q.	P	11.687	21.758	55.597	33.345	51.414	72.003	75.172
			(0.721)	(1.111)	(1.226)	(a. 487)	(1.469)	(a. 1000)	(1.562)
Ge	~	æ	21.978	51.957	74.082	75.955	11.045	61.087	65.605
			(2.155)	(2.540)	(2.625)	(2.419)	(0.100)	(2.011)	(2.028)
Q.	đ	J	11.870	51.681	65.450	65.250	21.784	70.718	75.464
			(0.267)	(1.996)	(1.747)	(1.458)	(1.252)	(2.057)	(1.767)

表1 測定回路の精度試験結果



図4 C-V 特性測定システム構成

Ci=11.0712-7, Ci=71.5120-7, Ci=50.000-7

らの測定装置・電源は、GPIB で PC に接続されており、 静電容量測定・バイアス電圧掃引は LabView を用い たプログラムにより自動処理される。

開発した測定回路の精度を評価するため、静電容量 が既知の3個のコンデンサCa、Cb、Ccを用いて構 成した MOS トランジスタ擬似端子間容量を用いて測 定を行なった結果を表1に示す。GD、DS、GSの列は、 それぞれの端子間に接続したコンデンサを示してい る。表より本測定回路での誤差は4%未満となってい ることが分かる。端子間容量の合成である Ciss や Cossも、個々の端子間容量の測定値から求まる Cgs+Cgd、Cds+Cgdと各々よく一致している。ゲー ト-ソース間に接続した静電容量が大きいとき(Cc) に誤差が大きくなっているが、これは図2(a)に示 した測定回路中のバイパスコンデンサ C7 が 5 µ F で あるのに対し Cc が 50nF であり、その比が 100 倍程 度となっていることによるものと、ブロッキングイン ダクタL1への測定信号電流の漏れによるものと考え られる。Cgd や Cds についても同様に、被測定端子 間に接続された静電容量が大きいほど、誤差が大きく なる傾向にある。ただし、MOS トランジスタのモデ リングに本測定装置の測定結果を適用することを考え た場合、デバイス特性のばらつきを考慮すると、得ら れた端子間の静電容量の精度は実用上問題ない。また、 測定対象となる MOS トランジスタの端子間容量に応 じて、バイパスコンデンサ、ブロッキングインダクタ の大きさを変えることで測定精度を調整することが可 能である。

3 C-V 特性測定結果

本稿で開発した C-V 特性測定システムの測定対象 として、Si SJ MOSFET、ワイドバンドギャップ半導 体デバイスとして期待されている SiC 縦型二重拡散 (VD) MOSFET および、SiC トレンチゲート縦型 MOSFET の高耐圧パワー MOSFET を考え、その測 定結果について述べる。これら三種類の素子は全て縦 型構造のパワー MOSFET であるが、素子構造、半導 体材料が異なっており、それが C-V 特性にどのよう な影響を及ぼすかについて検討する。







図5 Si SJ MOSのC-V 特性

<3・1>Si SJ MOSFET の C-V 特性 測定した Si の SJ パワー MOSFET は耐圧 600V、定格電流 4A である。 超接合構造は、縦型パワー MOSFET の順方向耐圧を 高くするために、ドリフト層部を一様なn-層にする のでなく、ソースにつながったpウェル部から延長 したpカラムをドリフト層内に配置し、それをn-部 と織り重ねた配置とすることで PN 接合を多数形成す る。その PN 接合部で空乏層を横方向に伸張させるこ とで、耐圧の向上と順方向導通抵抗低減の両立を図る ものである。図5に測定したC-V特性を示す。図5(a) に示した Cgs は、バイアス電圧 Vds による空乏層領 域の変化の影響を受けないため、Vds に関わらず 7nF でほぼ一定となっている。一方 Cgd は、空乏層変化 の影響を大きく受けるため、最大 10nF (Vds=0.1V) から最小 20pF (Vds=90V) まで、約三桁程度に大き く変化をする。また超接合構造に依存した空乏層の伸 張があるため、Cgd が最低となってからも更に Vds を大きくすることで Cgd が再び増加する現象が見ら れた。また Ciss については、Vds<10Vの領域では Cgdが支配的であるが、Vds>10Vの領域になると Cgsが支配的となる事が分かる。図5(b)に示す Cds は、バイアス電圧 Vds の増加に伴い空乏層が伸 張することから単調減少し、20nF (Vds=0.1V) から







図6 SiC VDMOSFET の C-V 特性

10pF (Vds=600V) まで二桁以上変化する。また Coss については Cds が支配的となっている。この様 に、超接合構造のパワー MOSFET では、多数の PN 接合を持つことから、それに関係する端子間容量が大 きな影響を受ける。すなわちバイアス電圧 Vds が低 い状態では、大きな端子間容量を示すが、バイアス電 圧の上昇と共に急激に減少し、その変化幅が非常に大 きくなる。

〈3・2〉SiC VDMOSFET の C-V 特性 測定したSiC VDMOSFET はチップサイズ1.2mm角、アクティブ エリア 0.00919cm²のメタルゲート(Mo)のデバイス である。図6に測定した C-V 特性を示す。図6(a) に示すように、Cgs は Si SJ MOSFET と同様、バイ アス電圧に対して変化せずほぼ一定の値となる。 VDMOSFET 構造ではバイアス電圧 Vds を印加する と、n-ドリフト層上部のJFET 領域部からn+バッ ファ層の方へ空乏層が伸張していく。このため Cgd は Vds の増加と共に単調かつスムースに減少する。 空乏層がドリフト層内を伸びきって n+バッファ層に 至ると、空乏層の伸張がほぼ止まる。これが Vds=200V 付近であり、このとき Cgd は 10pF となっ ている。Ciss については、ゼロバイアス電圧時は Cgd が大きいものの、それ以外では Cgs が支配的と







図7 SiC Trench MOSFETのC-V特性

なっていることが分かる。図6(b)より、ゼロバイ アス電圧時はCdsもCgdより小さいことがわかる。 ただし、空乏層がJFET領域部を超えると、Cdsと Cgdの空乏層の伸張による容量変化はほぼ同じとな る。従って両者のC-V特性線は平行となっており、 その差はソース電極とゲート電極の面積比に等しくな る。すなわち10V<Vdc<200Vの領域での両者の差よ り、ソース電極面積はゲート電極面積の約3倍程度と なることが分かる。またCdsもCgdと同様に、バイ アス電圧Vdsと共に単調減少するが、200V付近で低 下が止まり、25pFで一定となる。Cossに対しては、 ソースとゲート電極の面積比に応じた分担となってい る。

〈3・3〉SiC トレンチ MOSFET の C-V 特性 トレン チゲート MOSFET はゲート電極部を掘り込んである ため、JFET 領域部を持たず、VDMOSFET に比べ導 通抵抗が低くなる。またVDMOSFETとは異なり、 ソース電極面積とゲート電極面積の和がチップ表面の アクティブエリア面積とならない。図7に測定した C-V 特性を示す。図7(a)より、Cgs は他のデバイ スと同様に、バイアス電圧 Vds によらずほぼ一定の 140pFとなっている。またCgdは、バイアス電圧 Vds の増加に伴い、空乏層がドリフト層中を伸張して いくと共に、単調減少している。ゼロバイアス電圧状 態で Cgd は 200pF あるが、Vds が 400V で空乏層がバッ ファ層に到達し、伸張しなくなり5pFで一定となる。 Ciss については、ゼロバイアス電圧付近を除き Cgs が支配的となっている。図7(b)より、ゼロバイア ス電圧付近では、Cgdに比べ Cds は小さいが、5V 付 近でほぼ等しくなり、それ以後バイアス電圧の変化に 対して同等の変化をしている。すなわちソース電極の 面積とゲート電極の面積がほぼ等しいことが分かる。 従って Coss も Cds と Cgs がほぼ均等に分担している。

4 まとめ

スイッチング動作等のパワーデバイスの動特性を把 握するには、デバイスの端子間容量を知る事が重要で ある。半導体デバイスの端子間容量は、半導体中の空 乏層に起因する成分が大きく、空乏層は印加電圧によ り大きく変化する事から、本稿では高耐圧 MOS トラ ンジスタの C-V 特性測定システムを開発した。

ゲート-ソース間容量(Cgs)、ゲート-ドレイン間 容量(Cgd=Crss)、ドレイン-ソース間容量(Cds) および入力容量(Ciss)、出力容量(Coss)の五種類 の静電容量測定回路について述べるとともに、LCR メータ、バイアス電源を含めた測定システムの構成に ついて示した。また開発したシステムの測定精度にい て評価するとともに、各種パワー MOSFET の C-V 特性測定結果を示した。

本測定システムは、ノーマリオフのパワー MOSFET だけでなく、JFET の様なノーマリオンデ バイスの C-V 特性測定にも適用可能である。また IGBT の様な MOS ゲートを持ったバイポーラデバイ スの特性測定も可能であり、スイッチング波形等の時 間軸解析結果とあわせて評価することで、少数キャリ アと多数キャリア成分に分離した評価も可能であると 考えられる。

<文献>

- T Fujihira, "Theory of Semiconductor Superjunction Devices", JJAP, Vol. 36, No. 10, pp. 6254-6262 (1997).
- [2]J. L. Hudgins, et. al, "An Assessment of Wide Bandgap Semiconductors for Power Devices", IEEE Trans. PELS, vol. 18, no. 3, pp. 907-914 (2003)
- [3] J. M. Miller, "The Dependence of the Amplification Constant and Internal Plate Circuit Resistance of a Three-Electrode Vacuum Tube Upon the Structural Dimensions", Proc. IRE, vol. 8, pp 64-72, 1920.
- [4] JESD6, "Measurement of Small Values of Transistor Capacitance", JEDEC STANDARD, 1967.
- [5] IEC 60747, "Semiconductor devices," IEC Standard, 2006.
- [6] R. Elferich, et. al, "Accurate behavioural modelling of power MOSFETs based on device measurements and FE-simulations", proc. EPE 2005, no. 0708, 11-14 Sep, Dresden, Germany, 2005.

(電気 平成3年卒 5年前期)